<p dir="ltr">Hi All,</p>
<p dir="ltr">I was facing difficulty in enabling 0xE0000 & 0xF0000 segment on intel atom e6xx processor.</p>
<p dir="ltr">As per guide (atom e6xx minimum boot requirements) in table 15 it was mentioned that the segment can be enabled by setting bit 1 & 2 of port 0 reg offset 3. I tried but it failed.</p>
<p dir="ltr">I needed it to execute seabios successfully.</p>
<p dir="ltr">By trial & error I found that instead of port 0 if I tried setting the bits in port 2 offset 3 , it served my purpose completely.( I think its wrongly documented in the guide I was refering)</p>
<p dir="ltr">Now I'm able to execute seabios.<br><br></p>
<p dir="ltr">- N Solanki</p>
<div class="gmail_quot<blockquote class=" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">On Thu, Mar 19, 2015 at 07:24:09PM +0530, Naresh G. Solanki wrote:<br>
> As per the document<br>
><br>
> <a href="http://www.intel.com/content/www/us/en/intelligent-systems/queens-bay/atom-e6xx-boot-requirements-app-note.html" target="_blank">http://www.intel.com/content/www/us/en/intelligent-systems/queens-bay/atom-e6xx-boot-requirements-app-note.html</a><br>
><br>
> Table 15 specifies about how to enable 0xE0000/0xF0000 segment.<br>
> As per that I have enabled the segment. Is that OK.<br>
<br>
That sounds like it.  But, if it still doesn't work, then it is<br>
something else.  :-)<br>
<br>
You could also try asking on the coreboot list.  They are likely more<br>
familiar with the intel chipsets.<br>
<br>
-Kevin<br>
</div>